一、AI加速卡对电路板的要求
2026年，AI训练和推理加速卡（如用于大语言模型、计算机视觉）普遍采用高带宽内存和大尺寸GPU/ASIC芯片。这些加速卡通常为20~30层高多层板，板厚可达3~4mm，且要求极低的信号损耗、严格的阻抗控制和优异的电源完整性。深圳亿圆电子针对AI加速卡的特点，开发了专门的压合工艺和信号完整性管理方案。
二、高多层板压合工艺的关键
叠层结构设计：AI加速卡需要多个电源层（核心电压、IO电压、内存电压）和多个地层，以及高速信号层。通常采用“GSSG”或“GSSSG”结构（地-信号-信号-地），每个信号层都有邻近的参考层。
半固化片选型：为降低信号损耗，信号层之间的介质应采用低Dk、低Df的半固化片（如松下MEGTRON 8配套的玻璃布）。压合厚度需精确控制，公差±10μm。
压合温度压力：高多层板因铜厚和层数多，热容大。需要延长压合时间，并采用分段加压。深圳亿圆电子在压合24层板时，采用180℃保持90分钟，压力35kg/cm²。
涨缩控制：多层板内层图形由于多次压合，涨缩更为复杂。采用“分步补偿”策略：内层芯板单独补偿，压合后测量总涨缩，再对外层进行二次补偿。
三、背钻与过孔管理
AI加速卡中的高速信号（如PCIe 5.0/6.0，速率32/64GT/s）需要尽可能小的过孔残桩。
背钻深度控制：背钻深度应控制在信号层下方0.1~0.2mm，不能损伤信号层或反钻过度。使用深度控制钻机，精度±0.05mm。
顺序背钻：对于多个信号层，可能需要多次背钻，不同深度。
残留桩效应：过孔残桩长度每增加0.5mm，在16GHz处的插入损耗增加约0.1dB。深圳亿圆电子在AI加速卡中强制要求所有高速信号过孔残桩≤0.2mm。
四、信号完整性设计要点
差分走线：AI加速卡中大量使用100Ω差分对。要求对内等长误差<0.1mm，对间等长根据需要（如DDR时钟到数据）控制。
过孔反焊盘：高速过孔的反焊盘尺寸需优化。过大导致阻抗升高，过小增加容性。通过3D仿真确定最优尺寸（通常比焊盘直径大0.2~0.4mm）。
串扰抑制：高速信号线之间间距应大于2倍线宽，不同组之间增加地线隔离。
参考平面完整性：信号下方的参考平面不能有开槽或分割。在换层区域，需在过孔旁边放置地过孔，确保回流路径连续。
五、电源完整性协同
AI芯片的核心电压电流可达500A以上，瞬态di/dt极高。
埋入式电容：在芯片下方的电源层与地层之间使用超薄介质（如10μm），形成分布式电容，提供高频去耦。
铜厚度：电源层使用2oz或3oz铜厚，降低直流电阻。
电压调节模块：靠近芯片放置大容量陶瓷电容（如100μF×10颗）和钽聚合物电容（470μF×4颗）。
仿真验证：使用POWER SI进行频域阻抗分析，确保目标阻抗在PDN带宽内小于目标值（如1mΩ）。
六、材料选择与损耗控制
中等损耗材料：对于16GT/s及以下，使用MEGTRON 6等级（Df≈0.005@10GHz）。
极低损耗材料：对于32GT/s及以上，使用MEGTRON 8或类似等级（Df≈0.0018@10GHz）。
铜箔类型：采用HVLP-2或RTF铜箔，降低导体损耗。
深圳亿圆电子与板材供应商合作，为每个AI加速卡项目提供材料性能报告，包括实测Dk/Df和表面粗糙度。
七、制造良率提升策略
高多层板良率往往低于90%，常见缺陷包括：层间对准偏差、过孔裂纹、铜箔褶皱。
对位基准：增加多个对位靶标，在层压后进行X-ray测量，动态调整外层曝光。
压合前检查：使用自动光学检查对每张内层芯板进行缺陷扫描。
飞针测试：对成品板进行100%飞针测试，覆盖所有网络。
切片分析：每批次抽取2~4片制作微切片，检查孔铜厚度和层间对准。
八、深圳亿圆电子的AI加速卡案例
一家AI芯片公司委托开发一款24层加速卡，板厚3.2mm，线宽线距75μm/75μm，BGA pitch 0.5mm。要求PCIe 6.0信号眼图裕量>30%。深圳亿圆电子采用MEGTRON 8材料，信号层与参考层间距控制在100μm，背钻残桩≤0.15mm，并对所有高速过孔进行3D仿真优化。最终样板通过信号完整性测试，眼高裕量达到35%，客户认可并转入量产。
九、成本与交货期
AI加速卡的材料和工艺成本约为普通多层板的3~5倍，且生产周期较长（样板10~12天，量产7~10天）。深圳亿圆电子通过优化拼板设计和标准化叠层，适当降低了单位成本。
十、未来展望
随着AI芯片带宽需求提升到1.6Tbps以上，电路板可能向“玻璃基板”或“硅中介层”方向发展。但深圳亿圆电子认为，在今后3~5年内，基于有机基板的高多层板仍将是主流，同时会出现集成光互连的混合电路板。
<
<
<
<
客服1 
客服2